用定制DSP设计MPEG4无线视频产品

MPEG-4是一种新兴的视频标准，其弹性纠错能力和可支持小屏幕的特性使之在移动通信市场上受到广泛关注，几乎所有移动电话生产商和PDA开发商都对其表示出极大的兴趣。然而这种视频标准对处理器的要求却非常高。在整个移动通信结构中，仅MPEG-4处理器这一部分就会毫不客气地吞掉大量的资源。因而要想真正实现无线视频应用这一梦想，首先就必须解决MPEG-4信号处理问题。

工程师们已经尝试过采用固定编码逻辑和通用型DSP来完成这一庞然大物般的MPEG-4处理，但结果均不理想。固定编码逻辑虽然能够提供较高的性能，但设计和实现所需的时间太长，而且得到的设计结果不够灵活，无法满足将来修改的需要。而通用可编程数字信号处理器(DSP)尽管很适合有限冲击响应(FIR)滤波和其他一些MAC密集的应用，但对于可变长度解码和离散余弦变换等视频编解码中固有的算法却又无法有效实现。

那么怎样才能设计出满足要求的处理器呢？本文给出了一种方案：采用定制DSP。工程师们可以利用数字DSP IP核并结合一些新的设计方法，设计一种用户化的引擎来完成所需的MPEG-4功能，从而将无线视频应用变为现实。

本方案的第一步，要开发一种应用软件来执行MPEG-4视频标准，然后对该软件进行优化和校验，以保证其满足MPEG-4视频标准的要求。第二步，在这个应用软件得到优化之后，将其编译至一个通用型DSP引擎，仔细分析它在应用中可能出现的性能瓶颈。通过分析，构造一组由设计者定义的计算单元(DDCU)，有针对性地解决应用中的计算瓶颈问题。这组DDCU构成一个库，利用这个库，设计者可以为不同的产品和产品域创建不同的用户应用DSP引擎。例如，在一个支持QCIF(四分之一普通接口格式)和CIF帧格式的PDA中，可以通过简单等级(SP)和高级简单等级(ASP)创建一个简单的定制 DSP来实现低速编解码。

此外，通过恰当的设计规划，设计者还可以使引擎的性能刚好满足目标产品的要求——例如针对CIF格式设计出帧处理速度为每秒15帧的 DSP引擎——这样就能降低对时钟速率、指令长度和存储映像的要求，从而实现低功率和低成本。但是若想支持更大尺寸的帧并支持高级分析，就需要创建一种性能更高的DSP引擎。这种DSP引擎内部并行度更高，可用资源量更大，因而运行速度也更快。

最后一步，将定制DSP融入多处理器内核，通过两者的共同作用来达到进一步规划高端应用性能的目的。在当今的通信行业中，产品推向市场的速度越来越快，以上谈到的方法和工具恰好为快速分析和创建定制DSP从而加快产品设计提供了一种较好的方案。

下面让我们看看定制DSP是如何创建的。

可定制的VLIW(超长指令字)引擎

引擎指一组资源的集合，通过对这种资源编程，可以使之以某种给定的顺序实现一系列操作。通常，设计中最主要的处理工作是由数据通道资源-即我们所说的计算单元-来完成的。

计算单元可以对其输入进行一系列操作，并输出一个或多个计算结果。RISC(精简指令集计算机)和DSP是两种由计算单元组成的处理器。其中，RISC处理器每次(每时钟周期)只能执行一个操作，而典型的多媒体和DSP应用却可以在每个时钟周期内执行多项操作。这是因为大部分这种高级DSP 的结构都具有某种形式的指令级并行处理能力。

本文给出的方案中，针对MPEG-4应用而设计的DSP引擎能够达到固定编码逻辑和通用型DSP都无法达到的性能。该引擎之所以如此成功，主要原因之一就是采用了VLIW结构。VLIW是一种非常适合多媒体应用的结构。它支持指令级并行性，这就使得采用它的DSP引擎可以在单时钟周期内执行多项操作。不但如此，它还支持应用程序编译过程中的并行性，这又避免了为庞大的视频处理耗费过长的运行时间或增加过大的晶片体积。与VLIW类似的超标量体系结构也具备这一特性。

box-sizing 盒类型

06 第一次访问 Django 服务

05 HTTP 协议与网站基本开发流程